Docket No.: SON-2768

(PATENT)

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of: Naoto SASAKI et al

Application No.: Not Yet Assigned

Group Art Unit: N/A

Filed: June 26, 2003

Examiner: Not Yet Assigned

For: ELECTRONIC CIRCUIT APPARATUS AND

INTEGRATED CIRCUIT DEVICE

CLAIM FOR PRIORITY AND SUBMISSION OF DOCUMENTS

MS Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Applicant hereby claims priority under 35 U.S.C. 119 based on the following prior foreign application filed in the following foreign country on the date indicated:

Country	Application No.	Date
Japan	P2002-191064	June 28, 2002

In support of this claim, a certified copy of the said original foreign application is filed herewith.

Dated: June 26, 2003

Respectfully submitted

Royald P. Kananen

Registration No.: 24,104

(202) 955-3750

Attorneys for Applicant

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 6月28日

出願番号

Application Number:

特願2002-191064

[ST.10/C]:

[JP2002-191064]

出 願 人 Applicant(s):

ソニー株式会社

2003年 4月 4日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 0290134101

【提出日】 平成14年 6月28日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 23/538

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】 佐々木 直人

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】 平山 照峰

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100094053

【弁理士】

【氏名又は名称】 佐藤 隆久

【手数料の表示】

【予納台帳番号】 014890

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9707389

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 電子回路装置

【特許請求の範囲】

【請求項1】

基板上に電子回路を有する電子素子が複数搭載され、前記電子素子間が電気的 に接続されてなる電子回路装置であって、

各電子素子は、

接続が必要な他の前記電子素子に隣接する辺に沿って配置され、入出力インターフェース回路を介さずに前記電子回路に接続された複数の素子間接続用端子と

他の辺に沿って配置され、前記入出力インターフェース回路を介して前記電子 回路に接続された複数の外部接続用端子と

を有する電子回路装置。

【請求項2】

他の辺に沿って配置され、前記電子回路のテストのためのテスト用端子を複数有し、

前記テスト用端子は、前記入出力インターフェース回路を介して前記電子回路 に接続されている

請求項1記載の電子回路装置。

【請求項3】

接続が必要な他の前記電子素子に隣接する辺に沿って、前記素子間接続用端子よりも内側に配置された、前記電子回路のテストのためのテスト用端子を複数有し、

前記テスト用端子は、前記入出力インターフェース回路を介して前記電子回路に接続されている

請求項1記載の電子回路装置。

【請求項4】

前記外部接続用端子は、前記電子回路のテストのための接続端子を兼ねる 請求項1記載の電子回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、電子回路装置に関し、特に半導体チップ等の複数の電子素子が一つの電子部品として組み立てられている、いわゆるマルチチップモジュール技術を 適用した電子回路装置に関する。

[0002]

【従来の技術】

デジタルネットワーク情報社会の進化に対応して、マルチメディア機器を始め とするデジタル家電や携帯情報端末を中心とした電子機器が著しく発展している 。その結果、半導体に対する多機能化や高性能化に対する要求が高まり、1チッ プに高度なシステム機能を詰め込んだシステムオンチップ (SOC: System On Chip) が注目を集めている。

[0003]

システムオンチップは、従来ボード上で実現してきたシステムを一つのシリコンチップ上で実現するもので、低消費電力、高性能、実装面積削減というメリットが大きいものである。

[0004]

しかし、最近、システムオンチップの開発期間の長期化や、様々なシステム機能を一つのチップに統合するための開発リスクが問題となり始め、システムオンチップと同等の機能を短期間、低コストで実現できる可能性を秘めるシステムインパッケージ(SIP: System In Package)技術が注目されている。

[0005]

システムインパッケージとは、複数のLSIを単一のパッケージに封止してシステム化を実現したものであり、最終的にはシステムオンチップと同等の機能を低コストで供給することを目指すものである。

[0006]

システムインパッケージのような従来のマルチチップモジュールでは、基板に 実装される各半導体チップの最外周には電子回路に接続する入出力インターフェ ース回路を介して複数の接続用パッドが配置されており、半導体チップ間の電気 的な接続は、基板に形成された配線と両者の接続用パッドとをワイヤーボンディ ングやはんだボールにより接続することにより行なわれている。

[0007]

SEMI Technology Symposium 2001のセッション9におけるパッケージングの講演では、従来のシステムインパッケージにおいて、コスト低減等のため実装する半導体チップとして標準品を使用するために、標準インターフェース回路を使うことによる無駄な消費電力が発生することが指摘されている。そして、このような消費電力の増大を抑制すべく、半導体チップに標準の入出力インターフェース回路とは別にマルチチップモジュール用の低付加容量の入出力インターフェース回路を搭載する提案がなされている。

[0008]

【発明が解決しようとする課題】

しかしながら、システムインパッケージのようなマルチチップモジュールでは、複数の半導体チップが搭載されているが、各半導体チップのパッドの中には、必ずしもチップ内の電子回路とモジュール外部との間の接続を司るわけではなく、内部の半導体チップ同士の接続に用いられるパッドもある。

従って、全てのパッドと電子回路との間に入出力インターフェースを設けることは、面積的にも無駄であり、消費電力の大きい入出力インターフェース回路の介在により、全体として余計な電力を消費してしまう。

[0009]

このような観点から、特開平7-153902号公報には、論理回路のコア部のみからなる半導体チップを用意し、システムインパッケージの外周において、入出力インターフェース回路のみが形成された半導体チップを用意して、コア部のみからなる半導体チップ間の接続を入出力インターフェース回路を介さずに接続する技術が開示されている。

[0010]

しかしながら、高速かつ低消費電力なシステムインパッケージを実現するためには、従来のような標準品を用いたり、特開平7-153902号公報に記載の

技術のように一律に機能を分けた半導体チップを作製する方法を採用するのではなく、所望の機能を実現するために搭載する複数の半導体チップの配置および接続関係を考慮した上で、各半導体チップに形成するパッド配置や入出力インターフェース回路の配置等を最適なものとなるようにレイアウト設計し、各半導体チップ間の接続を最短距離にすることが重要である。

[0011]

本発明は上記の事情に鑑みてなされたものであり、その目的は、各電子素子の素子間接続用端子、外部接続用端子および入出力インターフェース回路の配置を最適化することにより、電力消費の抑制および信号伝達時間の短縮を実現することができる電子回路装置を提供することにある。

[0012]

【課題を解決するための手段】

上記の目的を達成するため、本発明の電子回路装置は、基板上に電子回路を有する電子素子が複数搭載され、前記電子素子間が電気的に接続されてなる電子回路装置であって、各電子素子は、接続が必要な他の前記電子素子に隣接する辺に沿って配置され、入出力インターフェース回路を介さずに前記電子回路に接続された複数の素子間接続用端子と、他の辺に沿って配置され、前記入出力インターフェース回路を介して前記電子回路に接続された複数の外部接続用端子とを有する。

[0013]

他の辺に沿って配置され、前記電子回路のテストのためのテスト用端子を複数 有し、前記テスト用端子は、前記入出力インターフェース回路を介して前記電子 回路に接続されている。

[0014]

接続が必要な他の前記電子素子に隣接する辺に沿って、前記素子間接続用端子よりも内側に配置された、前記電子回路のテストのためのテスト用端子を複数有し、前記テスト用端子は、前記入出力インターフェース回路を介して前記電子回路に接続されている。

[0015]

前記外部接続用端子は、前記電子回路のテストのための接続端子を兼ねる。

[0016]

本発明の電子回路装置では、各電子素子には、入出力インターフェース回路を介さずに電子回路に接続された複数の素子間接続用端子が、接続が必要な他の電子素子に隣接する辺に沿って配置されていることから、他の辺に配置されるのに比して接続が必要な各電子素子の素子間接続用端子間の距離が短くなり、また、各電子素子の電子回路間において入出力インターフェースを介さずに信号の授受が行なわれる。

[0017]

【発明の実施の形態】

以下に、本発明の電子回路装置の実施の形態について、図面を参照して説明する。

[0018]

第1実施形態

図1は、いわゆるマルチチップモジュール技術を適用した本実施形態に係る電 子回路装置の平面図である。

図1に示すように、本実施形態に係る電子装置では、インタポーザと称されるシリコン等からなる支持基板100に2つの半導体チップ1,2が搭載されている。

[0019]

第1の半導体チップ1は、論理回路あるいはメモリ等の電子回路1 a を備え、第2の半導体チップ2に隣接する1辺に沿って、第2の半導体チップ2との接続を担う接続用パッド3が複数配置されている。この接続用パッド3は、後述するテスト用パッド6およびテスト用兼接続用パッド7よりも小さく、例えば、30 μ m×30 μ m角以下である。

[0020]

接続用パッド3は、電子回路1 a から直接信号を第2の半導体チップ2に伝達できるように、入出力インターフェース回路(I/O回路)を介さずに電子回路 1 a に電気的に接続されている。また、このような接続用パッド3の配置とする ため、第1の半導体チップの電子回路1 a のうち、第2の半導体チップ2との信号の授受を行なう回路を第2の半導体チップ2側に集めるように設計しておく。

[0021]

さらに、第1の半導体チップ1には、第2の半導体チップ2に隣接する辺以外の他の3辺に沿って、電子回路1aの外側に、電子回路1aに接続する入出力インターフェース回路5が複数配置されている。

入出力インターフェース回路 5 は、取り扱う信号の電圧レベルを外部機器と半導体チップとの間で一致させる等の機能を有し、半導体チップ外からの信号を検知する入力バッファや、チップ外へ信号を駆動する出力バッファ、およびバス形式の双方向性バッファ等がある。

[0022]

入出力インターフェース回路 5 の外側には、電子回路 1 a のファンクションテスト等のテストを行なう際に、プローバ等と接触させるためのテスト用パッド 6 と、当該テストを行なう際にプローバ等と接触させ、かつ、テストした後にも支持基板との接続用として用いるテスト用兼接続用パッド 7 が複数配置されている。なお、テスト用兼接続用パッド 7 が本発明の外部接続用端子に相当する。

[0023]

テスト用パッド6およびテスト用兼接続用パッド7は、入出力インターフェース回路5を介して電子回路1aに接続されている。これにより、テスト時および使用時に、外部機器との信号の電圧レベルを一致させて、電気的な信号の授受が行なわれる。

[0024]

第2の半導体チップ2は、論理回路あるいはメモリ等の電子回路2aを備え、 第1の半導体チップ1に隣接する1辺に沿って、第1の半導体チップ1との接続 を担う接続用パッド3が複数配置されている。

[0025]

接続用パッド3は、電子回路1 a に入出力インターフェース回路を介さずに電気的に接続されている。また、このような接続用パッド3の配置とするため、第2の半導体チップの電子回路2 a のうち、第1の半導体チップ1 との信号の授受

を行なう回路を第1の半導体チップ1側に集めるように設計しておく。

[0026]

さらに、第2の半導体チップ2には、第1の半導体チップ1に隣接する辺以外の他の3辺に沿って、電子回路2aの外側に、電子回路2aに接続する入出力インターフェース回路5が複数配置されている。

[0027]

入出力インターフェース回路5の外側には、第1の半導体チップ1と同様に、 入出力インターフェース回路5を介して電子回路1aに接続された、テスト用パッド6およびテスト用兼接続用パッド7が複数配置されている。

[0028]

上記の第1の半導体チップ1および第2の半導体チップ2の接続用パッド3同士が、接続配線4により接続されることにより、第1の半導体チップ1および第2の半導体チップ2が電気的に接続されることとなる。

[0029]

本実施形態に係る電子回路装置は、図1に示すように、2つの半導体チップ1,2を一群として見ると、半導体チップ群1,2の周囲にインターフェース回路5や、テスト用パッド6および外部接続用パッド7が配置された構成をなしており、実質的に一つのチップに電子回路1a,2aが形成された場合のシステムLSIに近い構成を有している。

[0030]

上記の第1の半導体チップ1および第2の半導体チップ2を接続配線4により接続することとしたが、これは例えば以下に示すように実現される。

図2は、半導体チップ1,2間の電気的接続方法、および支持基板100への 実装の態様の一例を説明するための模式的な断面図である。

[0031]

図2に示すように、例えば、半導体チップ1,2の接続用パッド3を、接続配線4が形成された接続用半導体チップ110を介して接続する。

すなわち、図1に示すような接続配線4が形成された接続用半導体チップ11 0を用意し、当該接続用半導体チップ110の接続配線4が形成された面を第1 および第2の半導体チップ1,2に向け、接続用半導体チップ110の接続配線4と半導体チップ1,2の接続用端子とをバンプ111により電気的に接続させて、半導体チップ1,2上に接続用半導体チップ110を搭載する。

[0032]

これにより第1の半導体チップ1の接続用パッド3と、第2の半導体チップ2 の接続用パッド3とが、その上に搭載された接続用半導体チップ110の接続配 線4を介して電気的に接続される。

[0033]

上記の接続方法を採用する場合には、半導体チップ1,2の電子回路1a,2 aの形成面とは反対側の面を支持基板100に向けて搭載し、半導体チップ1, 2のテスト用兼接続用パッド7と、支持基板100に形成された図示しない配線 とをボンディングワイヤ102により接続する。なお、この図示しない配線は、 それぞれ、周囲に形成された外部接続用パッド101に接続されている。

[0034]

上記構成の電子回路装置では、ボンディングワイヤ102を形成せずに、接続 用半導体チップ110を搭載した状態で、半導体チップ1,2のテスト用パッド 6およびテスト用兼接続用パッド7にプローバを接触させることでテストが行な われる。

テストにより電子回路装置が良品であると判定された場合には、半導体チップ 1,2のテスト用兼接続用パッド7と支持基板100との配線をボンディングワイヤ102により接続し、支持基板100に形成された外部接続用パッド101 をさらに図示しない実装基板のパッド等に接続することにより使用される。

[0035]

また、上記の方法の他、図3に示すような方法を採用することにより、半導体 チップ1,2間の電気的接続が可能である。

図3は、半導体チップ1,2間の電気的接続方法、および支持基板100への 実装の態様の他の一例を説明するための模式的な断面図である。

[0036]

図3に示すように、例えば、半導体チップ1,2の接続用パッド3が形成され

た面を向けて、接続配線4が形成された支持基板100上に各半導体チップ1, 2を搭載する。このとき、支持基板100の接続配線4と各半導体チップ1, 2 の接続用パッド3との接続はバンプ111を介して行なわれる。

[0037]

支持基板100には、接続配線4の他にも、半導体チップ1,2のテスト用パッド6やテスト用兼接続用パッド7と接続するための配線が形成されており、テスト用パッド6およびテスト用兼接続用パッド7と配線との間も、バンプ111を介して同時に電気的に接続される。なお、当該配線は、支持基板100の周囲に形成された接続用パッド101のそれぞれに接続されている。

[0038]

上記構成の電子回路装置では、半導体チップ1,2のテスト用パッド6および テスト用兼接続用パッド7に配線を介して電気的に接続された外部接続用パッド 101にプローバを接触させることでテストが行なわれる。

テストにより電子回路装置が良品であると判定された場合には、半導体チップ 1,2のテスト用兼接続用パッド7に配線を介して電気的に接続された外部接続 用パッド101をボンディングワイヤにより図示しない実装基板のパッドと電気 的に接続することにより使用されることとなる。

[0039]

上記構成の本実施形態に係る電子回路装置では、各半導体チップ1,2の互いに隣接する1辺には、接続用パッド3のみが集まって配置されており、残りの他の3辺に沿って入出力インターフェース回路5や、テスト用パッド6、外部接続用パッド7が配置されている。そして、さらに接続用パッド3と電子回路1a,2 aとは、入出力インターフェース回路5を介さずに直接接続された構成となっている。

[0040]

このように、各接続用パッド3を互いに隣接する辺のみに設ける、すなわち、接続する相手側の半導体チップに最も近い辺に沿って設けることで、接続配線4により最短距離での接続が可能となり、さらに、信号伝達時間を短縮することができる。

[0041]

また、各半導体チップ1,2の電子回路1a,2a間が、余計な入出力インターフェース回路5を介さずに接続されることから、この入出力インターフェース回路5がない分だけ、電力消費が抑制され、信号伝達時間も短縮される。

[0042]

さらに、本実施形態では、半導体チップ1,2間の電気的接続は、ボンディングワイヤを使用するのではなく、ウェーハ前工程と同様にして、接続用半導体チップ110あるいは支持基板100に形成した接続配線4を介して行なうことから、配線の密度を大きくすることができ、高速動作が可能となる。このように、接続配線4の密度が大きくすることができることから、各半導体チップ1,2の一辺に小さい接続用パッド3を集めて配置した場合においても、各接続用パッド3間を確実に接続させることができる。

[0043]

第2実施形態

図4は、いわゆるマルチチップモジュール技術を適用した本実施形態に係る電 子回路装置の平面図である。

図4に示すように、本実施形態に係る電子装置では、インタポーザと称されるシリコン等からなる支持基板100に3つの半導体チップ11,12,13が搭載されている。なお、図1と同様の構成要素には同一の符号を付してあり、その説明は省略する。

[0044]

第1の半導体チップ11は、論理回路あるいはメモリ等の電子回路11aを備え、第2の半導体チップ12および第3の半導体チップ13に隣接する2辺に沿って、第2および第3の半導体チップ12,13との接続を担う接続用パッド3が複数配置されている。

[0045]

接続用パッド3は、電子回路11aに入出力インターフェース回路を介さずに 電気的に接続されている。また、このような接続用パッド3の配置とするため、 第1の半導体チップ11の電子回路11aのうち、第2および第3の半導体チッ プ12,13との信号の授受を行なう回路を第2および第3の半導体チップ12 ,13側に集めるように設計しておく。

[0046]

さらに、第1の半導体チップ11には、第2および第3の半導体チップ12, 13に隣接する辺以外の他の2辺に沿って、電子回路11aの外側に、電子回路 11aに接続する入出力インターフェース回路5が複数配置されている。

[0047]

入出力インターフェース回路 5 の外側には、入出力インターフェース回路 5 を介して電子回路 1 1 a に接続された、テスト用パッド 6 およびテスト用兼接続用パッド 7 が複数配置されている。

[0048]

第2の半導体チップ12は、論理回路あるいはメモリ等の電子回路12aを備え、第1の半導体チップ11および第3の半導体チップ13に隣接する2辺に沿って、第1および第3の半導体チップ11,13との接続を担う接続用パッド3が複数配置されている。

[0049]

接続用パッド3は、電子回路12aに入出力インターフェース回路を介さずに電気的に接続されている。また、このような接続用パッド3の配置とするため、第2の半導体チップ12の電子回路12aのうち、第1および第3の半導体チップ11,13との信号の授受を行なう回路を第1および第3の半導体チップ11,13側に集めるように設計しておく。

[0050]

さらに、第2の半導体チップ12には、第1および第3の半導体チップ11, 13に隣接する辺以外の他の2辺に沿って、電子回路12aの外側に、電子回路 12aに接続する入出力インターフェース回路5が複数配置されている。

[0051]

入出力インターフェース回路5の外側には、入出力インターフェース回路5を介して電子回路12aに接続された、テスト用パッド6およびテスト用兼接続用パッド7が複数配置されている。

[0052]

第3の半導体チップ13は、論理回路あるいはメモリ等の電子回路13aを備え、第1の半導体チップ11および第2の半導体チップ12に隣接する1辺に沿って、第1および第2の半導体チップ11,12との接続を担う接続用パッド3が複数配置されている。

[0053]

接続用パッド3は、電子回路13aに入出力インターフェース回路を介さずに電気的に接続されている。また、このような接続用パッド3の配置とするため、第3の半導体チップ13の電子回路13aのうち、第1および第2の半導体チップ11,12との信号の授受を行なう回路を第1および第2の半導体チップ11,12側に集めるように設計しておく。

[0054]

さらに、第3の半導体チップ13には、第1および第2の半導体チップ11, 12に隣接する辺以外の他の3辺に沿って、電子回路13aの外側に、電子回路 13aに接続する入出力インターフェース回路5が複数配置されている。

[0055]

入出力インターフェース回路5の外側には、入出力インターフェース回路5を 介して電子回路13aに接続された、テスト用パッド6およびテスト用兼接続用 パッド7が複数配置されている。

[0056]

第1の半導体チップ11と第2の半導体チップ12の接続用パッド3間、第1 および第2の半導体チップ11,12と第3の半導体チップ13の接続用パッド 3間が、接続配線4によりそれぞれ接続されることで、各半導体チップ間の電気 的な接続がなされている。

[0057]

本実施形態に係る電子回路装置は、第1実施形態と同様、図4に示すように、3つの半導体チップ11,12,13を一群として見ると、半導体チップ群11,12,13の周囲にインターフェース回路5や、テスト用パッド6および外部接続用パッド7が配置された構成をなしており、実質的に一つのチップに電子回

路11a,12a,13aが形成された場合のシステムLSIに近い構成を有している。

[0058]

上記の各半導体チップ11,12,13間の接続配線4による接続および支持 基板100への実装については、第1実施形態において図2および図3に示した 方法と同様にして行なうことができる。

[0059]

上記構成の本実施形態に係る電子回路装置によれば、第1実施形態と同様に、各半導体チップ11,12,13間を最短距離で接続配線4により接続することができ、かつ、各半導体チップ11,12,13の各電子回路11a,12a,13a間が、余計な入出力インターフェース回路5を介さずに接続されることから、信号伝達時間の短縮、消費電力の抑制を図ることができる。

[0060]

さらに、各半導体チップ11,12,13間の電気的接続は、ボンディングワイヤを使用するのではなく、ウェーハ前工程と同様にして、接続用半導体チップ110あるいは支持基板100に形成した接続配線4を介して行なうことから、配線の密度を大きくすることができ、高速動作が可能となる。

[0061]

第3実施形態

図5は、いわゆるマルチチップモジュール技術を適用した本実施形態に係る電子回路装置の平面図である。

図5に示すように、本実施形態に係る電子装置では、インタポーザと称されるシリコン等からなる支持基板100に2つの半導体チップ21,22が搭載されている。なお、図1と同様の構成要素には同一の符号を付してあり、その説明は省略する。

[0062]

第1の半導体チップ21は、論理回路あるいはメモリ等の電子回路21aを備え、第1の半導体チップ21を区画する4辺に沿って、電子回路21aの外側に、電子回路21aに接続された入出力インターフェース回路5が複数配置されて

いる。

[0063]

また、第1の半導体チップ21には、第2の半導体チップ22に隣接する1辺に沿って、入出力インターフェース回路5の外側に、当該入出力インターフェース回路5に接続されたテスト用パッド6が複数配置され、当該テスト用パッド6のさらに外側に、第2の半導体チップ22との接続を担う接続用パッド3が複数配置されている。

[0064]

接続用パッド3は、電子回路21aに入出力インターフェース回路5を介さずに電気的に接続されている。また、このような接続用パッド3の配置とするため、必要に応じて、第1の半導体チップ21の電子回路21aのうち、第2の半導体チップ22との信号の授受を行なう回路を第2の半導体チップ22側に集めるように設計しておく。

[0065]

さらに、第1の半導体チップ21には、第2の半導体チップ22に隣接する辺以外の他の3辺に沿って、入出力インターフェース回路5の外側に、当該入出力インターフェース回路5に接続されたテスト用兼接続用パッド7が複数配置されている。

[0066]

第2の半導体チップ22は、論理回路あるいはメモリ等の電子回路22aを備え、第2の半導体チップ22を区画する4辺に沿って、電子回路22aの外側に、電子回路22aに接続された入出力インターフェース回路5が複数配置されている。

[0067]

また、第2の半導体チップ22には、第1の半導体チップ21に隣接する1辺に沿って、入出力インターフェース回路5の外側に、当該入出力インターフェース回路5に接続されたテスト用パッド6が複数配置され、当該テスト用パッド6のさらに外側に、第1の半導体チップ21との接続を担う接続用パッド3が複数配置されている。

[0068]

接続用パッド3は、電子回路22aに入出力インターフェース回路5を介さずに電気的に接続されている。また、このような接続用パッド3の配置とするため、必要に応じて、第2の半導体チップ22の電子回路22aのうち、第1の半導体チップ21との信号の授受を行なう回路を第1の半導体チップ21側に集めるように設計しておく。

[0069]

さらに、第2の半導体チップ22には、第1の半導体チップ21に隣接する辺以外の他の3辺に沿って、入出力インターフェース回路5の外側に、当該入出力インターフェース回路5に接続されたテスト用兼接続用パッド7が複数配置されている。

[0070]

上記の第1の半導体チップ1および第2の半導体チップ2の接続用パッド3同士が、接続配線4により接続されることにより、第1の半導体チップ21および第2の半導体チップ22が電気的に接続されることとなる。

[0071]

上記の第1および第2の半導体チップ21,22間の接続配線4による接続および支持基板100への実装については、第1実施形態において図2および図3に示した方法と同様にして行なうことができる。

[0072]

上記構成の本実施形態に係る電子回路装置では、第1実施形態と異なり、各半導体チップ21,22の互いに隣接する辺には、接続用パッド3以外にも、インターフェース回路5およびテスト用回路6が配置されているが、当該インターフェース回路5およびテスト用回路6は、接続用パッド3と電子回路21a,22aとの間の領域に形成され、接続用パッド3は最も外側に配置されている。

また、第1実施形態と同様に、接続用パッド3と電子回路21a, 22aとは、入出力インターフェース回路5を介さずに直接接続された構成となっている。

[0073]

従って、たとえ半導体チップのレイアウト設計上の問題で、第1実施形態で示

したパッドの配置にすることができないような場合であっても、接続用パッド3を互いに隣接する辺で、かつ、最も外側の領域に接続用パッド3を配置することにより、接続配線4により最短距離での接続が可能となり、信号伝達時間を短縮することができる。

[0074]

また、各半導体チップ21,22の電子回路21a,22aが、余計な入出力インターフェース回路5を介さずに接続されることから、この入出力インターフェース回路5がない分だけ、電力消費が抑制され、信号伝達時間も短縮される。

[0075]

さらに、各半導体チップ21,22間の電気的接続は、ボンディングワイヤを 使用するのではなく、ウェーハ前工程と同様にして、接続用半導体チップ110 あるいは支持基板100に形成した接続配線4を介して行なうことから、配線の 密度を大きくすることができ、高速動作が可能となる。

[0076]

第4 実施形態

図 6 は、いわゆるマルチチップモジュール技術を適用した本実施形態に係る電子回路装置の平面図である。

図6に示すように、本実施形態に係る電子装置では、インタポーザと称されるシリコン等からなる支持基板100に3つの半導体チップ31,32,33が搭載されている。なお、図1と同様の構成要素には同一の符号を付してあり、その説明は省略する。

[0077]

第1の半導体チップ31は、論理回路あるいはメモリ等の電子回路31aを備え、第1の半導体チップ31を区画する4辺に沿って、電子回路31aの外側に、電子回路31aに接続された入出力インターフェース回路5が複数配置されている。

[0078]

また、第1の半導体チップ31には、第2および第3の半導体チップ32,3 3に隣接する2辺に沿って、入出力インターフェース回路5の外側に、当該入出 カインターフェース回路 5 に接続されたテスト用パッド 6 が複数配置され、当該テスト用パッド 6 のさらに外側に、第 2 および第 3 の半導体チップ 3 2, 3 3 との接続を担う接続用パッド 3 が複数配置されている。

[0079]

接続用パッド3は、電子回路31aに入出力インターフェース回路5を介さずに電気的に接続されている。また、このような接続用パッド3の配置とするため、必要に応じて、第1の半導体チップ31の電子回路31aのうち、第2および第3の半導体チップ32,33との信号の授受を行なう回路を第2および第3の半導体チップ32,33側に集めるように設計しておく。

[0080]

さらに、第1の半導体チップ31には、第2および第3の半導体チップ32, 33に隣接する辺以外の他の2辺に沿って、入出力インターフェース回路5の外 側に、当該入出力インターフェース回路5に接続されたテスト用兼接続用パッド 7が複数配置されている。

[0081]

第2の半導体チップ32は、論理回路あるいはメモリ等の電子回路32aを備え、第2の半導体チップ32を区画する4辺に沿って、電子回路32aの外側に、電子回路32aに接続された入出力インターフェース回路5が複数配置されている。

[0082]

また、第2の半導体チップ32には、第1および第3の半導体チップ31,3 3に隣接する2辺に沿って、入出力インターフェース回路5の外側に、当該入出 カインターフェース回路5に接続されたテスト用パッド6が複数配置され、当該 テスト用パッド6のさらに外側に、第1および第3の半導体チップ31,33と の接続を担う接続用パッド3が複数配置されている。

[0083]

接続用パッド3は、電子回路32aに入出力インターフェース回路5を介さず に電気的に接続されている。また、このような接続用パッド3の配置とするため 、必要に応じて、第2の半導体チップ32の電子回路32aのうち、第1および 第3の半導体チップ31,33との信号の授受を行なう回路を第1および第3の 半導体チップ31,33側に集めるように設計しておく。

[0084]

さらに、第2の半導体チップ32には、第1および第3の半導体チップ31, 33に隣接する辺以外の他の2辺に沿って、入出力インターフェース回路5の外側に、当該入出力インターフェース回路5に接続されたテスト用兼接続用パッド7が複数配置されている。

[0085]

第3の半導体チップ33は、論理回路あるいはメモリ等の電子回路33aを備え、第3の半導体チップ33を区画する4辺に沿って、電子回路33aの外側に、電子回路33aに接続された入出力インターフェース回路5が複数配置されている。

[0086]

また、第3の半導体チップ33には、第1および第2の半導体チップ31,3 2に隣接する1辺に沿って、入出力インターフェース回路5の外側に、当該入出 カインターフェース回路5に接続されたテスト用パッド6が複数配置され、当該 テスト用パッド6のさらに外側に、第1および第2の半導体チップ31,32と の接続を担う接続用パッド3が複数配置されている。

[0087]

接続用パッド3は、電子回路33aに入出力インターフェース回路5を介さずに電気的に接続されている。また、このような接続用パッド3の配置とするため、必要に応じて、第3の半導体チップ33の電子回路33aのうち、第1および第2の半導体チップ31,32との信号の授受を行なう回路を第1および第2の半導体チップ31,32側に集めるように設計しておく。

[0088]

さらに、第3の半導体チップ33には、第1および第2の半導体チップ31,32に隣接する辺以外の他の3辺に沿って、入出力インターフェース回路5の外側に、当該入出力インターフェース回路5に接続されたテスト用兼接続用パッド7が複数配置されている。

[0089]

第1の半導体チップ31と第2の半導体チップ32の接続用パッド3間、第1 および第2の半導体チップ31,32と第3の半導体チップ33の接続用パッド 3間が、接続配線4によりそれぞれ接続されることで、各半導体チップ間の電気 的な接続がなされている。

[0090]

上記の各半導体チップ31,32,33間の接続配線4による接続および支持 基板100への実装については、第1実施形態において図2および図3に示した 方法と同様にして行なうことができる。

[0091]

上記構成の本実施形態に係る電子回路装置によれば、第3実施形態と同様に、各半導体チップ31,32,33の互いに隣接する辺には、接続用パッド3以外にも、インターフェース回路5およびテスト用回路6が配置されているが、当該インターフェース回路5およびテスト用回路6は、接続用パッド3と電子回路31a,32a,33aとの間の領域に形成され、接続用パッド3は最も外側に配置されている。

また、第1実施形態と同様に、接続用パッド3と電子回路31a,32a,3 3aとは、入出力インターフェース回路5を介さずに直接接続された構成となっている。

[0092]

従って、たとえ半導体チップのレイアウト上の問題で、第1実施形態で示した パッドの配置にすることができないような場合であっても、各半導体チップの接 続用パッド3を互いに隣接する辺で、かつ、最も外側の領域に配置することによ り、接続配線4により最短距離での接続が可能となり、信号伝達時間を短縮する ことができる。

[0093]

また、各半導体チップ31,32,33の電子回路31a,32a,33aが、余計な入出カインターフェース回路5を介さずに接続されることから、この入出カインターフェース回路5がない分だけ、電力消費が抑制され、信号伝達時間

も短縮される。

[0094]

さらに、各半導体チップ31,32間の電気的接続は、ボンディングワイヤを 使用するのではなく、ウェーハ前工程と同様にして、接続用半導体チップ110 あるいは支持基板100に形成した接続配線4を介して行なうことから、配線の 密度を大きくすることができ、高速動作が可能となる。

[0095]

本発明の電子回路装置は、上記の実施形態の説明に限定されない。

例えば、インタポーザと称される支持基板100の構成は特に限定されず、本 実施形態のように支持基板100の半導体チップの搭載面の周囲に外部接続用パッドが配置されている構成の他、支持基板100の裏面に複数のバンプが配置し た構成のものを採用することもできる。

[0096]

また、接続配線4が形成された接続用半導体チップ110を用いたり、支持基板100に接続用配線4を形成することにより、各半導体チップの接続用パッド3間の電気的接続を行なう例について説明したが、この方法についても特に限定はない。

[0097]

例えば、支持基板100に搭載した後に、各半導体チップを被覆する絶縁膜を 形成し、当該絶縁膜に接続孔に達するコンタクトホールを形成し、当該コンタク トホール内を埋め込んで各接続用パッド3間を接続するような接続配線4を形成 してもよい。

その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

[0098]

【発明の効果】

本発明の電子回路装置によれば、各電子素子の素子間接続用端子、外部接続用端子および入出力インターフェース回路の配置を最適化することにより、電力消費の抑制および信号伝達時間の短縮を実現することができる。

【図面の簡単な説明】

【図1】

第1 実施形態に係る電子回路装置の一例を示す平面図である。

【図2】

第1実施形態に係る電子回路装置において、半導体チップ間の電気的接続方法 、および支持基板への実装の態様の一例を説明するための模式的な断面図である

【図3】

第1実施形態に係る電子回路装置において、半導体チップ間の電気的接続方法 、および支持基板への実装の態様の他の例を説明するための模式的な断面図であ る。

【図4】

第2 実施形態に係る電子回路装置の一例を示す平面図である。

【図5】

第3 実施形態に係る電子回路装置の一例を示す平面図である。

【図6】


第4 実施形態に係る電子回路装置の一例を示す平面図である。

【符号の説明】


1, 2…半導体チップ、1 a, 2 a…電子回路、3…接続用パッド、4…接続配線、5…入出力インターフェース回路、6…テスト用パッド、7…テスト用兼接続用パッド、11, 12, 13…半導体チップ、11 a, 12 a, 13 a…電子回路、21, 22…半導体チップ、21 a, 22 a…電子回路、31, 32, 33…半導体チップ、31 a, 32 a, 33 a…電子回路、100…支持基板、101…外部接続用パッド、102…ボンディングワイヤ、110…接続用半導体チップ、111…バンプ。

【書類名】 図面


【図1】



【図2】




【図3】




【図4】 ဖ 9 S S. 0 1 3 ന. 9 B 0 က 4 Ī Ī □ġ S. 0 · က 0 \mathbf{Z} 9 က 4

【図5】



【図6】



【書類名】

要約書

【要約】

【課題】各電子素子の素子間接続用端子、外部接続用端子および入出力インターフェース回路の配置を最適化することにより、電力消費の抑制および信号伝達時間の短縮を実現することができる電子回路装置を提供する。

【解決手段】各半導体チップ1,2の互いに隣接する1辺には、接続用パッド3のみが集まって配置されており、残りの他の3辺に沿って入出力インターフェース回路5や、テスト用パッド6、外部接続用パッド7が配置されている。そして、さらに接続用パッド3と電子回路1a,2aとは、入出力インターフェース回路5を介さずに直接接続された構成となっている。

【選択図】図1

出願人履歷情報

識別番号

[000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録 住 所 東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社